专利内容由知识产权出版社提供
专利名称：用于形成集成电路的方法和集成电路专利类型：发明专利发明人：邓立峯,吴伟成申请号：CN201910052609.6申请日：20190121公开号：CN110634877A公开日：20191231
摘要：本申请的各个实施方式涉及形成集成电路的方法，以及相关的集成电路。在一些实施方式中，在多个逻辑子区域上形成栅极介电前趋物层的堆叠，且之后将栅极介电前趋物层的堆叠从至少二个逻辑子区域选择性地移除。然后，形成栅极介电前趋物层，且随后执行电浆处理制程和退火制程。然后将栅极介电前趋物层从低电压逻辑子区域选择性地移除，而不是从高电压逻辑子区域移除。经由在执行电浆处理制程和退火制程之前，将栅极介电前趋物层的堆叠从低电压逻辑子区域移除，较少的栅极介电前趋物材料被处理、退火、和从低电压逻辑子区域移除。因此，减少了所产生的残留物，并且也减少或消除由残留物引入的缺陷。
申请人：积体电路制造股份有限公司
地址：中国新竹市新竹科学工业园区力行六路八号
国籍：TW
代理机构：北京律诚同业知识产权代理有限公司
代理人：徐金国
更多信息请下载全文后查看
